一、CSP封装技术将DRAM外形尺寸缩小一半（论文文献综述）
申屠军立[1]（2020）在《一种Stack Flip chip QFN的研究和设计》文中研究指明当前,随着便携式消费电子产品的迅速发展,便携式也就意味着对电子产品的尺寸要求越来越小、厚度越来越薄。这也就要求集成电路芯片的体积越来越小,功能的复杂程度越来越高。目前主流有两种方案:第一种是使用更先进的晶圆工艺来缩小芯片尺寸;第二种是将具有不同功能的芯片合封到一个封装体内。采用第二种方案比使用第一种方案有短的生产周期,更低的成本,初期投资也较小。因此,选择合适的合封方式,封装形式成为一个重要课题。本文研究了以FCQFN引线框为载体将芯片、电阻、电容、电感等封装在一起的封装方式。本文以传统FCQFN的封装设计为基础,对堆叠电感的FCQFN进行了系统的分析,并且提出了电感堆叠FCQFN的设计方案,包括了产品的设计,引线框的设计,封装流程的设计,增加产品可靠性的设计。之后对电感堆叠FCQFN封装存在的难点进行分析改善,同时对每个难点提出了解决方案,并使用田口实验设计方案,JMP软件分析等方法对提出的解决方案进行验证。最后对产品做出了全面的质量评价,包括产品的外形尺寸,电性能测试,封装可靠性测试的结果。
束月[2]（2020）在《基于六边形硅通孔容错技术研究》文中研究指明基于硅通孔（Through-Silicone Via,TSV）的三维芯片技术是作为延续摩尔定律的重要技术之一。三维集成电路（Three dimensional integrated circuits,3D IC）利用TSV将层层晶片垂直互连,与传统的二维集成电路（Two dimensional integrated circuit,2D IC）相比,三维集成电路有延时短,集成度高,带宽高,功耗低和噪声小等优点。但是,TSV会在制造的工艺流程或是堆叠绑定的过程中,出现TSV故障失效情况。三维芯片的良率主要受到TSV的良率影响,一旦TSV发生单个故障或是聚簇故障却不能及时修复时,三维芯片的良率就会大大下降。因此在三维电路的适当位置添加适量冗余TSV是十分重要的。当TSV发生故障时,适当位置的放置适量冗余TSV进行容错修复,既可以提高芯片的可靠性,保障整个三维芯片的良率,还可以减小时延,节省硬件开销。基于上述情况,本文做了以下相关工作:1)学习了集成电路相关研究背景,分析了三维集成电路的发展和必然性,并研究了三维集成电路目前所面临挑战。2)学习了三维集成电路和TSV涉及的相关知识。三维集成电路的相关技术,其中包括三维集成、三维堆叠、三维对齐以及三维芯片减薄技术;分析TSV的制造工艺、电气模型、以及TSV的缺陷原因和故障类型。并分析了TSV对芯片良率的影响。3)学习了现有的TSV容错技术,可分为一维容错和二维容错,分析不同容错结构的分析优缺点,研究了三维芯片技术的实际应用。4)提出了对角线六边形的TSV冗余结构设计。利用六边形特有的结构的优势,并对冗余TSV的个数及位置进行合理的配置。实验结果表明,与现有的容错结构进行分析对比,对角线六边形的TSV冗余结构的具有高修复力,并在面积开销,修复路径长度以及时延方面都有所改进。
龙欣江[3]（2020）在《晶圆级铜柱凸块封装结构设计、工艺和性能研究》文中提出铜柱凸块（Copper Pillar Bump）因其优异的性能,逐步取代焊球凸块和引线键合技术,应用于集成电路封装电互连;是国际先进封装技术研究的热点。铜柱凸块技术研究和应用主要集中在美国、日本、韩国、中国台湾等集成电路发展先进的地区。中国大陆在此领域还处于起步阶段。当今晶圆级铜柱凸块先进封装技术中,集成电路芯片低介电常数（简称Low-k）层易受应力破坏、铜柱凸块晶圆翘曲和溅射钛/铝焊盘界面电阻过大,是亟待解决的重要问题。本论文对上述三个重要问题进行了深入研究。创造性地提出了带有铜垫的铜柱凸块新结构,显着降低了Low-k层应力;形成了聚酰亚胺（Polyimide,PI）图形设计新规则,并优化了电镀电流密度和退火工艺,有效降低了晶圆翘曲;揭示了溅射前晶圆表面水汽残留是钛/铝焊盘界面电阻过大的主要原因,避免了对控制CO浓度的低温工艺设备的依赖;成果在产品中得到了成功验证。具体如下:在倒装芯片回流焊接过程中,通过数值模拟与实验相结合,研究了铜柱凸块尺寸对Low-k层应力的影响。模拟结果表明,增大铜柱凸块芯片端的尺寸,或减小铜柱凸块基板端的尺寸,Low-k层面内拉应力可降低35%,面外拉应力可降低57%;铜柱凸块溅射阻挡层多余部分去除过程中的钻蚀对Low-k层应力有重要影响,5μm深度的钻蚀会使Low-k层面外拉应力增加89%。结合生产实际,提出了引入铜垫等增大铜柱凸块芯片端尺寸的新结构;产品验证结果表明,新结构提升了封装可靠性,解决了芯片端结构受应力影响失效的实际问题。研究了PI薄膜图形设计和工艺对铜柱凸块晶圆翘曲的影响。实验测量了改变PI薄膜尺寸、图形、在晶圆表面的覆盖率和曝光能量等条件下的晶圆翘曲。结果表明,PI薄膜的厚度和覆盖率是影响晶圆翘曲的两个主要因素。5μm厚的PI薄膜,在晶圆表面的覆盖率从100%逐步减少为20.66%时,晶圆的曲率从0.013 m-1降低到0.006 m-1。基于研究结果,提出了降低翘曲的PI薄膜设计新规则,即只在铜柱凸块区域设置PI薄膜“孤岛”以减少覆盖率。结果还表明,PI薄膜“孤岛”新设计有助于铜柱凸块溅射阻挡层多余部分的去除,进一步降低铜柱凸块之间的漏电流,避免了过多的钻蚀尺寸。研究了铜薄膜的电镀和退火条件对铜柱凸块晶圆翘曲及应力的影响。采用在室温下存放和烘烤两种方式对电镀铜薄膜进行退火,并测量晶圆翘曲,再通过聚焦离子束和扫描电镜进行表征。结果表明,使用大电流密度所制备的铜薄膜,在电镀完成初期表现为拉应力且应力快速增加,重结晶速度快,室温存放过程中拉应力逐渐得到释放;使用小电流密度所制备的铜薄膜,电镀完成初期表现为压应力,重结晶速度慢,室温存放过程中压应力缓慢减小;烘烤可以加快铜的重结晶,但是因热失配加剧了晶圆翘曲;优化电镀的电流密度和退火条件,可减小铜薄膜应力,进而改善晶圆翘曲。将研究成果运用于工程实践,解决了电镀铜退火应力过大造成芯片钝化层开裂的问题。研究了铜柱凸块制备过程中影响钛/铝焊盘界面电阻的因素。使用残余气体分析仪等对溅射过程中设备腔体内的环境变量进行了实时测量,采用开尔文法测量了铜柱凸块电阻,并运用多变量相关性分析方法,分析了腔体内的环境变量和溅射工艺参数对铜柱凸块电阻的影响。结果表明,溅射前晶圆表面水汽残留过多,易导致在铝焊盘表面形成过量不导电的氧化物,从而显着增加界面电阻;该条件下,不需要使用额外的低温设备来降低CO气体浓度以降低界面电阻。通过减少溅射前晶圆表面水汽残留浓度,铜柱凸块总电阻降低了45%,避免了对低温工艺设备的依赖。
姜楠[4]（2019）在《五面发光芯片级封装LED的制备及其性能研究》文中认为近几年在LED封装领域中,芯片级封装（CSP）的发展十分迅速,成为了国内外LED行业的研究热点,与此同时LED灯丝灯在照明领域也占领着大批市场并不断地更新换代。但是市场的井喷式发展导致这两种类型的产品质量良莠不齐,各自的弊端十分显着,所以仍然具有很大的潜力。CSP LED俗称芯片级封装发光二极管。意思是封装面积不超过芯片体积120%的封装技术。目前国内LED市场在这项技术上方兴未艾。主要的障碍还是不能把CSP LED体积小、立体发光、亮度高等的优点应用在实际上。批次一致性差,发光范围小,光均匀度低等缺点是目前CSP LED发展的最大壁垒。本课题从CSP的封装工艺改进着手。首先对传统的薄膜制备技术以及CSP封装工艺进行充分地掌握,然后改进工艺,通过控制芯片周围五个面的薄膜厚度达到设计芯片配光的目的。对不同封装厚度的芯片分别进行光、电、热性能测试。其中热性能需要用热模拟软件通过有限元模拟的方式来估算;通过对比不同封装厚度比例的芯片光谱数据、光强分布、色温分布以及温度分布等数据,得出各个面的最佳封装厚度比例。然后利用CSP LED体积小,灵活性高,光效高等特点将它与柔性灯丝结合,采用两种荧光粉叠层封装以及分段式发光设计的结构,达到减少红色与绿色荧光粉光谱重吸收效应的作用以提高灯丝的光效。通过普通LED灯丝与不同荧光粉干湿分离封装的灯丝的测试对比,包括光电性能测试以及色坐标标定、色坐标稳定性以及光效等测试。最终证明我们的设计得到了光效高、光学稳定性高、可塑性强、成本更低的CSP柔性灯丝。本文改进了CSP的制备工艺,并得出了CSP的最佳封装厚度比。同时提供了CSP LED在应用领域中的新思路,在CSP的应用和LED灯丝的改进方面有很大的参考意义。
钱程[5]（2019）在《微处理器存储体系结构优化关键技术研究》文中研究指明大数据时代的来临加剧了本就已很严重的存储墙、带宽墙以及功率墙问题,也使得当前的计算机系统在处理相关的数据密集型应用时,存储系统往往会成为整个系统的性能瓶颈。近年来一些针对性的存储优化技术以及新型存储结构、介质等为存储结构的发展提供了可能性。本文面向存储结构中真实存在的各种问题,围绕从各方面对存储结构进行优化来展开,基于不同存储结构的优势与不足,针对性的设计优化框架来提高存储系统的性能;通过合理的利用新型存储结构的存储内计算特性,以全新的视角探究将存储系统作为加速器的可能性。在目前通用存储系统以及新型存储结构的框架下,本文重点解决三个问题:如何在当前多级复杂存储结构的框架下充分挖掘预取技术的潜力;如何在目前DRAM可扩展性已经乏力且新型存储结构存储容量并无很大提高的情况下,通过压缩技术增大其有效容量;如何合理的利用当前新型三维存储结构的逻辑层进行存储内计算,针对某类重要应用进行加速。本文取得的主要研究成果如下:1.提出了一种面向多层存储结构的优化预取效率方法CHAM（Composite Hierarchy-Aware Method for improving Prefetch Efficiency）。硬件预取一直以来都是提升系统性能的重要方法。然而硬件预取的效率在很大程度上取决于预取的准确率,若准确率较低的话,预取器可能会降低系统的性能。之前有工作提出在两层Cache结构上进行自适应性预取的方法,这种方法在两层Cache结构上可以提升系统性能,而在更为复杂的存储系统中,例如三层的Cache结构,所取得的性能加速就比较有限。CHAM部署在存储系统中的中层Cache中,使用运行时的预取准确率作为评估参数。CHAM中包括两个工作:1)一种动态自适应的预取控制机制,用于在实时针对预取指令调度的优先级以及预取数据的传输层次进行调度。2)一种以提高预取率为目的的混合型Cache替换策略。2.提出了一种提升三维存储结构容量的压缩管理机制CMH（Compression Management in the Hybrid Memory Cube）。由于受到DRAM位元可扩展性以及功耗密度的影响,单个HMC的物理存储容量很有限,而且并不太可能在未来有明显的增长。因此,在应对大数据时代的高性能应用程序时,HMC的存储容量受限将是一个非常严重的问题。针对新型存储系统容量提升不高且后继乏力的情况,提出了一个用于增长HMC有效存储容量的压缩管理机制CMH。CMH部署在HMC的逻辑层,通过在数据传输的过程中压缩数据以及在运行时对HMC中DRAM层存储的数据进行选择性的压缩。CMH可以有效的提高存储容量,同时也节省了运行时所消耗的带宽。3.提出了使用混合存储块（HMC,Hybrid Memory Cube）进行加速的方法,HMCSP（CSR-based SPMV in HMC）与CGAcc（CSR-based Graph Traversal Accelerator on HMC）。HMC作为一种新型的三维存储结构,其在有计算功能的逻辑层上堆叠负责存储数据的DRAM层。得益于HMC独特的存储内计算（PIM）特性以及非常短的传输延迟,将HMC作为加速器优化一些常用的应用程序是一种很有前景的研究点。HMCSP是一种利用HMC逻辑层的PIM部件来降低传输延迟,提高性能的方法;CGAcc利用存储内预取器,基于HMC的三维结构,部署在其逻辑层上以利用其PIM部件以及很短的传输延迟,并通过将预取流水线化来提高存储层次的并行,进而对程序进行优化。对存储系统的优化一直以来都是研究的热点,然而由于现在存储技术的飞速发展,对存储的优化仍有相当大的空间。本文以当前通用的处理器存储架构,以及一些新型的存储架构为研究基础,提出并设计实现了若干针对目前存储系统中的性能、容量等问题的优化技术及框架。本文的所有工作都经过了大量实验的验证,结果也表明对于存储系统的优化是实际有效的,能够应用于未来存储系统的设计与实现。
严阳阳[6]（2017）在《低寄生电容、高界面可靠性硅通孔关键技术研究》文中提出为适应低寄生电容、高热-机械可靠性、小直径高深宽比硅通孔发展需求,本文通过将传统旋涂工艺与真空处理相结合,首次提出一种适应小直径高深宽比硅通孔侧壁绝缘介质层沉积新工艺,即“真空辅助旋涂”技术。选用与传统CMOS兼容的聚酰亚胺（Polyimide,PI）作为高分子聚合物的代表,在对硅晶圆表面聚酰胺酸溶液润湿特性、剪切稀化特性、介电以及电绝缘特性等进行系统研究基础上,基于事先制造完成具有不同几何尺寸盲孔的4英寸硅衬底晶圆,通过调节聚酰胺酸溶液粘度、甩胶速度、甩胶次数等对真空辅助旋涂技术进行了工艺优化,实现了直径8μm、深度120μm、深宽比15:1的硅盲孔侧壁厚度约500 nm的PI绝缘介质层沉积,台阶覆盖率优于33%。与传统等离子增强化学气相沉积工艺沉积SiO2约10%的台阶覆盖率相比,具有较大改善。另外,通过对8英寸晶圆上,沿半径方向不同位置处的测试结构进行对比分析,验证了真空辅助旋涂技术对于8英寸晶圆的适应性。在优化小直径高深宽比硅盲孔侧壁绝缘介质层以及电镀种子层沉积工艺的基础上,采用商用铜电镀液,通过优化电镀电流密度和电镀时间,实现了硅盲孔内自底向上超共形无孔缝铜高效率填充。通过将真空辅助旋涂技术与自底向上超共形铜电镀技术相结合,实现了开口直径6.8μm、底部直径4.5μm、深度54μm、深宽比约9:1、阵列规模为40×40、成品率约为99.5%的锥形硅盲孔阵列制造、基本电学性能测试以及热可靠性实验研究。C-V测试结果表明,室温下,单根锥形硅盲孔的积累区电容以及最小电容分别为83.03 fF和42.77 fF。最小电容密度4.82 nF/cm2,相比传统SiO2绝缘介质层TSV而言,降低了50%以上。泄漏电流特性测试结果表明:室温下,单根锥形硅盲孔在20 V直流偏置电压下向硅衬底方向的泄漏电流约为1.16 pA,比传统SiO2绝缘介质层TSV小了1个量级;而随着测试温度从25℃增加至125℃,相应的泄漏电流则由1.16 pA增加至26.1 pA,折合泄漏电流密度分别为0.13μA/cm2和2.94μA/cm2。另外,在分别经历30次和60次-65℃/150℃热冲击循环后,相应的泄漏电流分别为0.27 pA和0.23 pA,表明,在经历30次热冲击循环后,PI绝缘介质层硅盲孔的泄漏电流特性已经趋于稳定。X射线光电子能谱分析结果表明,所制备的PI薄膜亚胺化程度约为92.8%。能谱分析结果表明,所制备的PI薄膜具有热致铜扩散阻挡作用。白光干涉仪测试结果表明,所制备的PI绝缘介质层硅盲孔在经历350℃退火1小时后,中心铜柱相对硅衬底表面凸起高度约为506 nm,并呈现出随退火温度升高而增加的趋势。另外,从经典Lamé方程出发,通过求解硅通孔经历降温过程后的热应力分布,并结合预置裂纹以及能量释放率判定准则,获得了铜/绝缘介质层界面以及绝缘介质层/硅界面稳态能量释放率解析表达式。通过有限元分析,对解析表达式进行了验证。利用得到的解析表达式,综合研究了硅通孔直径、绝缘介质层种类以及厚度等对界面可靠性的影响。在此基础上,首次提出了利用绝缘介质层杨氏模量与其热膨胀系数平方的乘积作为硅通孔界面可靠性判据,并给出了SiO2/PI绝缘介质层硅通孔物理尺寸设计指南。PI绝缘介质层对硅通孔热应力分布有限元分析结果表明,相比于传统SiO2绝缘介质层,PI绝缘介质层能够将硅通孔各组成材料界面von-Mises应力降低50%以上,有望显着提升硅通孔的界面可靠性。
苏丹[7]（2016）在《基于SiP技术的高清机顶盒主芯片封装方案的设计与实现》文中指出高清数字电视对机顶盒主芯片提出了高性能、低成本和快速面世的要求。为了应对此挑战,本文在研究现有机顶盒主芯片封装方案的基础上,提出了一种基于SiP （System in Package）技术的封装方案。本文主要工作如下：首先介绍了SiP技术国内外的研究现状和国内外主流芯片技术发展现状,着重分析了封装分类和工艺,重布线层技术以及存储器技术等。其次介绍了封装方案的设计要求,分析了封装方案的可制造性、散热性和可靠性的设计指标。给出了封装方案的框架设计,包括封装选型、DRAM （Dynamic Radom Access Memory）存储器选型、DRAM存储器重布线设计和封装互连线设计四个过程。在此基础上完成了封装选型和DRAM存储器选型,进而完成了DRAM存储器重布线层设计,最后完成了封装互连线网表设计、封装引线框架的选择、芯片位置的设计以及封装互连线的设计,包括下层芯片与封装外露载片台和封装内引脚的互连线,上层芯片与封装外露载片台和封装内引脚的互连线,上层芯片内部互连线以及芯片之间的互连线。最后,根据设计要求对封装方案的可制造性、散热性和可靠性分别进行了测试和仿真。测试和仿真的验证结果表明,本文提出的SiP封装方案完全符合设计要求。本文提出的基于SiP技术的封装方案,显着提高了机顶盒主芯片内置DRAM存储器的容量和速率,为机顶盒主芯片提供了一种高性能、低成本的封装解决方案。该方案不仅适用于机顶盒主芯片,而且同样适用于其他需要集成大容量、高速率DRAM存储器的主芯片应用。
王鹏飞[8]（2014）在《中国集成电路产业发展研究》文中进行了进一步梳理当今世界,在经济社会现代化发展过程中,信息越来越展示出其无所不在的特征,电子信息产品已经在日常生活与工作中起到越来越重要的作用。集成电路是处理信息的基础设备,因此,集成电路被公认为信息技术革命、信息化、信息时代的动力系统。进入21世纪以后,随着全球信息化、网络化和知识经济的迅速发展,集成电路产业在国民经济中的地位越来越重要,它以其无穷的变革、创新和极强的渗透力,推动着电子信息产业的快速发展。就电子信息产品而言,集成电路不仅是电子信息设备的核心,同时也会起到很明显的辐射效应。据国际货币基金组织测算,集成电路产业1元的产值可以带动相关电子信息产业10元的产值,带来100元的国内生产总值（GDP）。电子信息技术的战略性、基础性、渗透性首先体现在集成电路产业,很多精密设备都需要性能强大的集成电路产品作为坚强后盾。集成电路产业是培育发展战略性新兴产业、推动信息化和工业化深度融合的核心和基础,是转变经济发展方式、调整信息产业结构、扩大信息消费、维护国家安全的重要保障。集成电路产业是现代电子信息产业的基础和核心,其发展程度会对中国在全球经济一体化和信息化竞争中所处的地位造成极大的影响。一方面,工业化社会的各个领域都会应用到集成电路产业的发展成果,集成电路产业的发展影响和推动了-系列传统产业的革新和升级；另一方面,信息化和网络化的发展都是需要建立在集成电路技术进步的基础之上的,集成电路产业的发展能够有力地推动国家信息化进程,这就使得集成电路在经济发展中的战略地位愈发重要。经过几十年的发展,特别是2000年6月,国务院发布了《关于鼓励软件产业和集成电路产业发展的若干政策》（国发[2000]18号）,自文件颁布以来,中国的集成电路产业发展速度加快,投资环境不断改善,产业规模迅速扩大,技术水平显着提升。此后十几年间,中国集成电路产业获得了长足进步。从产业规模来看,中国集成电路产量增长11倍,占全球产量近10%,销售收入翻了三番,占全球产业比重达8.6%,已经成为世界集成电路产业的重要一极。从产业链来看,在一系列重大科技专项的支持下,中国集成电路产业在设计、制造、封测、材料和设备方面形成了较为完整的产业体系,技术水平与国际先进水平的距离逐步缩小,企业实力得到明显提升。中国集成电路产业经历几十年的发展,尽管取得了长足进步,但是在未来的发展道路上也会面临着巨大的挑战,仍然面临着诸多制约因素。美国、欧洲、日本等国家和地区在高端集成电路产品及技术方面对中国仍然实行禁运政策,使中国对近邻国家和地区的竞争处于不利地位,这也对中国集成电路产业自主发展能力提出更高要求。企业技术创新力量薄弱,能与国际领先水平抗衡的国家队尚未形成,致使中国集成电路市场长期大量依靠进口,国内产品能满足国内市场需求的尚不足20%。集成电路产品高度对外依存严重影响了中国电子整机产业以及经济信息安全等领域的自主可控发展。中国要以新的面貌、新的视角、新的思路,追赶和缩短与世界集成电路产业水平的差距,走上自强、自立、自主地快速发展中国集成电路产业的大道。党的“十八大”提出实施创新驱动发展战略,明确指出：“提高原始创新、集成创新和引进消化吸收再创新能力,深化科技体制改革,推动科技和经济紧密结合,加快建设国家创新体系,着力构建以企业为主体、市场为导向、产学研相结合的技术创新体系。完善知识创新体系,强化基础研究、前沿技术研究、社会公益技术研究,提高科学研究水平和成果转化能力,抢占科技发展战略制高点。加快新技术新产品新工艺研发应用,加强技术集成和商业模式创新。”与此同时,移动互联网、两化融合、三网融合、物联网和云计算、电动汽车、新能源等战略性新兴产业快速发展,成为推动集成电路产业持续、健康发展的新动力,中国集成电路产业的广阔前景正在逐步实现。展望未来,中国集成电路产业的发展将迎来一个新的发展时期。在新的历史征程开始之前,需要认真梳理中国集成电路产业所面临的机遇和挑战,沉着应对国际风云变幻,抓住技术升级和商业模式转变所带来的历史性发展契机,充分发挥后发优势,推动中国集成电路产业实现跨越式发展,让集成电路产业在实现中国工业化和信息化、带动其他产业转型升级方面发挥排头兵的作用,为中国在全球信息化的竞争中占据有利地位,实现由中国制造向中国创造转型提供保障。中国集成电路产业研究既是一个重要的理论研究课题,也是一个具有很强现实指导意义的研究课题。本论文应用相关经济学理论,采取规范分析与实证分析相结合、定量分析与定性分析相结合、及比较分析的研究方法,进行系统分析,在现有集成电路发展问题研究成果的基础上,研究了中国集成电路的发展现状、产业结构、区域布局等,论述了集成电路产业的地位和作用,并对集成电路产业发展存在的问题和原因进行了分析,总结了国际集成电路产业发展的经验和启示,分析了国际集成电路产业的发展趋势,重点研究了中国集成电路产业的发展现状及其发展所面临的机遇和挑战。在此基础上从政策扶持、技术创新、产业链、区域布局、商业模式、市场环境、人才激励、国际化等角度提出了中国集成电路产业发展的政策建议。论文除绪论外,共分为六章。论文阐述了研究背景和研究意义,国内外研究现状,研究的理论基础,研究的思路、主要内容和研究方法,并提出了研究的创新点及进一步研究的问题。论文阐述了集成电路产业的相关概念和发展情况,介绍了集成电路产业在对电子信息产业、国民经济发展以及国防与信息安全的地位和作用,并结合国际上先进国家和地区集成电路产业的发展经验及启示,客观分析了集成电路产业的发展趋势。论文研究了中国集成电路产业的发展历程,从国家相关政策、技术创新、公共服务、人才培养、产业链、区域分布等角度评价了中国集成电路产业的发展现状。论文研究了中国集成电路产业发展中存在的问题和差距,分析了造成中国集成电路产业发展中存在问题和差距的历史原因和现实原因。论文研究了美国、欧洲、日本、韩国和中国台湾地区集成电路产业的发展状况,总结出集成电路产业发展的主要经验和对中国集成电路产业发展的启示。论文重点从全球产业转移带来的发展机遇、国内巨大市场需求带来的发展机遇、国际政策支持带来的发展机遇、技术进步和两化融合带来的发展机遇、以及商业模式创新带来的发展机遇等客观分析了中国集成电路产业面临的战略机遇；与此同时,分别从全球市场平缓增长、国际竞争更加激烈,产业模式不断创新、全球产业加快重组,技术革新步伐加快、资金门槛不断提高,以及知识产权竞争加剧、产业生态深度演变等方面分析了中国集成电路产业发展面临的挑战。论文在全面分析国际集成电路产业发展趋势及中国集成电路面临的发展机遇与挑战的基础上,有针对性地提出了对策建议,包括加大政策扶持、完善配套政策体系,强化技术创新、增强企业核心竞争力,整合产业资源、做大做强产业链,优化区域布局、统筹规划资源投入,创新商业模式、实现产业跨越式发展,改善投融资体系、培育健康市场环境,健全激励机制、吸引聚集高端人才,着眼国际市场、积极实施国际化战略等。
童志义[9]（2009）在《3D IC集成与硅通孔（TSV）互连》文中研究表明介绍了3维封装及其互连技术的研究与开发现状,重点讨论了垂直互连的硅通孔（TSV）互连工艺的关键技术及其加工设备面临的挑战,提出了工艺和设备开发商的应对措施并探讨了3DTSV封装技术的应用前景。
杨建生[10]（2007）在《圆片级封装技术——超CSPTM》文中提出文章论述了超CSPTM圆片级封装技术工艺。在封装制造技术方面此CSP封装技术的优越性在于其使用了标准的IC工艺技术。这不仅便于圆片级芯片测试和老炼筛选,而且在圆片制造末端嵌入是理想的。同时,文章也论述了超CSP封装技术的电热性能特征。
二、CSP封装技术将DRAM外形尺寸缩小一半（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、CSP封装技术将DRAM外形尺寸缩小一半（论文提纲范文）
（1）一种Stack Flip chip QFN的研究和设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 英文缩写 |
| 致谢 |
| 第1章 引言 |
| 1.1 研究背景 |
| 1.2 本研究的理论和实用价值 |
| 1.3 本文主要内容 |
| 第2章 STACK FCQFN封装工艺 |
| 2.1 集成电路,封装,FCQFN |
| 2.1.1 集成电路 |
| 2.1.2 封装 |
| 2.2 FCQFN封装现况分析 |
| 2.2.1 FCQFN封装 |
| 2.2.2 FCQFN封装流程 |
| 2.3 Stack FCQFN设计目标 |
| 2.3.1 结构目标 |
| 2.3.2 性能目标 |
| 2.4 Stack FCQFN主要挑战 |
| 2.5 本章小结 |
| 第3章 STACK FCQFN封装设计 |
| 3.1 产品结构分析设计 |
| 3.1.1 产品尺寸分析 |
| 3.1.2 FCQFN结构分析 |
| 3.1.3 电感平铺FCQFN结构设计 |
| 3.1.4 电感Stack FCQFN结构设计 |
| 3.2 引线框架设计 |
| 3.2.1 引线框架 |
| 3.2.2 MIS引线框架 |
| 3.2.3 Stack FCQFN引线框架 |
| 3.3 Stack FCQFN封装可靠性设计 |
| 3.3.1 防止内部孔洞设计 |
| 3.3.2 防止分层设计 |
| 3.4 本章小结 |
| 第4章 STACK FCQFN封装设计优化 |
| 4.1 Stack FCQFN封装总体方案 |
| 4.1.1 电感Stack FCQFN封装流程 |
| 4.1.2 Stack FCQFN封装研究对象 |
| 4.1.3 实验设计方案 |
| 4.2 引线变形问题 |
| 4.3 薄晶圆切割改善 |
| 4.3.1 薄晶圆切割难点 |
| 4.3.2 薄芯片切割制程方案 |
| 4.3.3 薄芯片切割制程验证 |
| 4.3.3.1 芯片切割试验 |
| 4.3.3.2 划片试验结论 |
| 4.4 塑封参数选择及品质优化 |
| 4.4.1 塑封难点 |
| 4.4.2 塑封制程方案 |
| 4.5 本章小结 |
| 第5章 STACK FCQFN性能评估 |
| 5.1 产品外形尺寸 |
| 5.2 电性能测试 |
| 5.3 可靠性验证 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 作者简历 |
（2）基于六边形硅通孔容错技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 三维集成电路的研究背景 |
| 1.1.2 三维集成电路的优点 |
| 1.2 三维集成电路的挑战 |
| 1.3 国内外研究现状 |
| 1.4 本文主要内容与创新点 |
| 1.5 课题来源与论文组织结构 |
| 第二章 三维芯片技术 |
| 2.1 基于TSV的三维集成电路 |
| 2.1.1 三维互连技术 |
| 2.1.2 三维堆叠技术 |
| 2.1.3 三维对齐技术 |
| 2.1.4 三维减薄技术 |
| 2.1.5 三维测试技术 |
| 2.1.6 三维封装技术 |
| 2.2 TSV简介 |
| 2.2.1 TSV制造工艺 |
| 2.2.2 TSV的制作步骤 |
| 2.2.3 TSV电气模型 |
| 2.3 TSV缺陷原因 |
| 2.4 TSV故障类型 |
| 2.5 本章小节 |
| 第三章 3DIC的相关研究与应用 |
| 3.1 基于TSV的3D IC的相关模型 |
| 3.1.1 TSV失效模型 |
| 3.1.2 TSV聚簇故障模型 |
| 3.1.3 三维芯片良率模型 |
| 3.2 3DIC的容错研究 |
| 3.3 三维芯片的应用发展 |
| 3.4 本章小结 |
| 第四章 对角线六边形的TSV冗余结构设计 |
| 4.1 对角线六边形结构的设计背景 |
| 4.1.1 研究背景 |
| 4.2 对角线六边形冗余结构 |
| 4.2.1 RTSV位置的选放 |
| 4.3 实验结果与分析 |
| 4.3.1 修复率的对比分析 |
| 4.3.2 硬件开销分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（3）晶圆级铜柱凸块封装结构设计、工艺和性能研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 概述 |
| 1.2 芯片技术发展简介 |
| 1.2.1 摩尔定律出现前芯片技术发展简介 |
| 1.2.2 摩尔定律出现后芯片技术发展简介 |
| 1.2.3 More Than Moore概念的提出及意义 |
| 1.3 封装技术发展简介 |
| 1.3.1 封装的重要性及其技术发展的必然性 |
| 1.3.2 引线键合技术支撑下封装技术的发展 |
| 1.3.3 焊球凸块技术在先进封装发展中的应用 |
| 1.3.4 铜柱凸块技术在先进封装发展中的应用 |
| 1.4 铜柱凸块工艺简介 |
| 1.5 铜柱凸块倒装芯片技术难点 |
| 1.5.1 铜柱凸块封装结构应力 |
| 1.5.2 晶圆级凸块加工过程中的翘曲与应力 |
| 1.5.3 晶圆级凸块加工过程中的溅射界面电阻 |
| 1.6 本课题研究的意义 |
| 1.7 本课题研究内容 |
| 第二章 铜柱凸块特征结构对封装应力影响的研究 |
| 2.1 Low-k芯片铜柱凸块封装应力 |
| 2.2 实验设计 |
| 2.3 有限元模型建立 |
| 2.4 有限元分析结果与讨论 |
| 2.4.1 铜柱凸块基板端和芯片端尺寸对Low-k层应力的影响 |
| 2.4.2 铜垫尺寸对Low-k层应力的影响 |
| 2.4.3 钻蚀深度对Low-k层应力的影响 |
| 2.4.4 IMC对 Low-k层应力的影响 |
| 2.4.5 实验结果横向比较分析 |
| 2.5 铜柱凸块结构优化在工程中的应用 |
| 2.6 本章小结 |
| 第三章 PI薄膜工艺及特征图形对晶圆翘曲影响的研究 |
| 3.1 PI薄膜引起晶圆翘曲 |
| 3.2 PI薄膜的工艺流程 |
| 3.3 晶圆翘曲测量及应力计算 |
| 3.4 实验设计 |
| 3.4.1 PI薄膜工艺参数设计 |
| 3.4.2 PI薄膜特征图形尺寸设计 |
| 3.5 实验结果与讨论 |
| 3.5.1 PI前驱体薄膜曝光能量对晶圆翘曲的影响 |
| 3.5.2 PI薄膜特征图形尺寸对晶圆翘曲的影响 |
| 3.6 PI薄膜对晶圆翘曲影响研究在工程中的应用 |
| 3.7 本章小结 |
| 第四章 电镀铜及退火工艺对晶圆翘曲影响的研究 |
| 4.1 电镀铜薄膜引起晶圆翘曲 |
| 4.2 电镀铜工艺 |
| 4.3 实验设计 |
| 4.3.1 电镀工艺对室温下晶圆翘曲、铜薄膜应力和微观结构影响的实验设计 |
| 4.3.2 烘烤退火对晶圆翘曲、铜薄膜应力、微观结构、硬度影响的实验设计 |
| 4.4 实验结果与讨论 |
| 4.4.1 电镀工艺对室温下晶圆翘曲、铜薄膜应力和微观结构的影响 |
| 4.4.2 电镀后烘烤对铜薄膜晶体微观结构、应力、硬度的影响 |
| 4.5 控制铜薄膜应力在工程中的应用 |
| 4.6 本章小结 |
| 第五章 溅射工艺对溅射界面电阻影响的研究 |
| 5.1 凸块电阻及界面电阻 |
| 5.2 溅射工艺与设备 |
| 5.2.1 溅射工艺流程 |
| 5.2.2 溅射设备 |
| 5.3 真空与真空检漏 |
| 5.4 实时监控 |
| 5.5 电阻测量 |
| 5.6 实验设计 |
| 5.6.1 溅射工艺对界面电阻影响的实验设计 |
| 5.6.2 水汽对等离子刻蚀量影响的实验设计 |
| 5.6.3 CO对凸块界面电阻的影响的实验设计 |
| 5.7 实验结果与讨论 |
| 5.7.1 溅射工艺对界面电阻的影响 |
| 5.7.2 水汽对等离子刻蚀量的影响 |
| 5.7.3 CO对凸块界面电阻的影响 |
| 5.8 研究结果在工程中的应用 |
| 5.9 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的科研成果与奖励 |
（4）五面发光芯片级封装LED的制备及其性能研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 白光LED的实现方式 |
| 1.3 白光LED的封装工艺 |
| 1.4 芯片级封装LED的封装工艺 |
| 1.4.1 荧光薄膜的制备 |
| 1.4.2 基于倒装芯片与荧光薄膜的封装工艺 |
| 1.5 芯片结构 |
| 1.6 LED灯丝简介 |
| 1.7 白光LED的技术参数 |
| 1.7.1 色温 |
| 1.7.2 显色指数 |
| 1.7.3 色坐标 |
| 1.7.4 发光效率 |
| 1.8 LED光学性能 |
| 1.8.1 光的激发与发射 |
| 1.8.2 Candela曲线 |
| 1.9 理论意义和实际应用价值 |
| 1.10 本文的研究目的、内容和研究意义 |
| 1.10.1 研究目的 |
| 1.10.2 研究内容 |
| 1.10.3 研究意义 |
| 第2章 实验样品的制备与测试方法 |
| 2.1 实验原料与设备 |
| 2.1.1 荧光粉制备原料与设备 |
| 2.1.2 荧光薄膜制备原料与实验设备 |
| 2.1.3 CSP LED封装原料与设备 |
| 2.2 实验样品的制备 |
| 2.2.1 荧光粉的制备 |
| 2.2.2 荧光薄膜的制备 |
| 2.2.3 CSP LED样品制备 |
| 2.3 实验样品所需的测试设备 |
| 第3章 CSP LED球泡灯的光学与热学研究 |
| 3.1 样品的制备 |
| 3.2 样品的光电性能测试 |
| 3.3 样品的热学性能研究 |
| 3.3.1 热成像仪测温 |
| 3.3.2 热电偶测温 |
| 3.3.3 热模拟估计温度值 |
| 3.4 本章小结 |
| 第4章 五面发光CSP LED的发光设计 |
| 4.1 样品的制备 |
| 4.1.1 三种工艺CSP制备方法 |
| 4.1.2 三种工艺光分布探究 |
| 4.2 压模五面控光工艺探究 |
| 4.2.1 光电测试 |
| 4.2.2 样品发光均匀度测试 |
| 4.2.3 样品热学性能测试 |
| 4.2.4 样品老化性能测试 |
| 4.3 本章小结 |
| 第5章 五面发光CSPLED在柔性灯丝上的应用 |
| 5.1 制备CSP LED灯丝的探究 |
| 5.2 CSP LED柔性灯丝的性能测试 |
| 5.3 本章小结 |
| 第6章 总结 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术成果 |
（5）微处理器存储体系结构优化关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号使用说明 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 大数据应用广泛存在于学术研究与工业设计中 |
| 1.1.2 存储墙问题在当今对于存储系统提出了更加严峻的挑战 |
| 1.1.3 三维堆叠存储系统与新型非易失存储介质研究蓬勃发展 |
| 1.2 课题动机 |
| 1.2.1 当前商用存储结构仍在各方面都受到制约 |
| 1.2.2 新型存储结构与技术为提高系统总体性能带来机遇 |
| 1.3 国内外相关工作 |
| 1.3.1 三维存储结构相关工作 |
| 1.3.2 面向处理器及高速缓存的主流预取技术 |
| 1.3.3 面向高速缓存及主存系统的主流压缩技术 |
| 1.4 本文研究内容 |
| 1.4.1 针对多级存储结构的预取优化 |
| 1.4.2 针对三维存储系统的压缩管理 |
| 1.4.3 基于三维存储系统的加速器 |
| 1.5 本文主要创新工作 |
| 1.6 论文结构 |
| 第二章 处理器存储体系结构以及关键技术介绍 |
| 2.1 处理器存储系统结构介绍 |
| 2.1.1 传统处理器存储体系结构及其优化 |
| 2.1.2 新型存储介质及结构 |
| 2.1.3 非易失存储介质 |
| 2.2 预取相关技术介绍 |
| 2.2.1 预取技术的分类 |
| 2.2.2 经典预取器设计思路 |
| 2.2.3 预取技术的问题与挑战 |
| 2.3 压缩相关优化技术 |
| 2.3.1 压缩技术的必要性及优势 |
| 2.3.2 压缩技术的参数权衡 |
| 2.3.3 主流压缩算法介绍 |
| 2.4 存储内计算相关介绍 |
| 2.4.1 二维集成的存储内计算 |
| 2.4.2 三维集成的存储内计算 |
| 2.5 本章小结 |
| 第三章 存储层级感知的优化预取方法 |
| 3.1 引言 |
| 3.2 相关背景知识及设计动机 |
| 3.2.1 背景知识 |
| 3.2.2 设计动机 |
| 3.2.3 本章相关工作 |
| 3.3 CHAM优化预取方法 |
| 3.3.1 一种动态自适应的预取控制机制 |
| 3.3.2 一种动态选择的Cache替换策略 |
| 3.3.3 CHAM硬件开销分析 |
| 3.4 实验环境设置 |
| 3.4.1 系统配置与测试程序 |
| 3.4.2 测试参数 |
| 3.5 实验结果及分析 |
| 3.5.1 单核测试 |
| 3.5.2 多核测试 |
| 3.5.3 与PADC的比较 |
| 3.6 参数分析 |
| 3.6.1 预取激进程度参数分析 |
| 3.6.2 数据传输情况参数分析 |
| 3.6.3 预取指令丢弃参数分析 |
| 3.6.4 替换策略参数分析 |
| 3.6.5 预取指令优先级参数分析 |
| 3.7 本章小结 |
| 第四章 面向三维存储结构的压缩管理机制 |
| 4.1 引言 |
| 4.2 相关背景知识 |
| 4.2.1 混合存储立方体 |
| 4.2.2 常用压缩算法 |
| 4.2.3 基于压缩的存储系统 |
| 4.2.4 本章相关工作 |
| 4.3 CMH压缩管理机制 |
| 4.3.1 CMH系统结构 |
| 4.3.2 CMH中间数据与数据布局 |
| 4.3.3 CMH硬件开销分析 |
| 4.4 实验环境设置 |
| 4.4.1 系统设置 |
| 4.4.2 测试程序 |
| 4.5 结果分析 |
| 4.5.1 性能结果测试 |
| 4.5.2 存储容量用量对结果的影响 |
| 4.5.3 压缩算法参数对结果的影响 |
| 4.5.4 FABT以及STT Cache对结果的影响 |
| 4.6 本章小结 |
| 第五章 基于存储内计算的应用加速 |
| 5.1 引言 |
| 5.2 相关背景知识 |
| 5.2.1 基于CSR的矩阵与向量相乘 |
| 5.2.2 基于CSR的图遍历 |
| 5.2.3 传统的预取技术 |
| 5.2.4 图遍历程序的运行瓶颈 |
| 5.2.5 本章相关工作 |
| 5.3 基于存储内计算的应用加速 |
| 5.3.1 用于加速矩阵乘的HMCSP |
| 5.3.2 用于加速图遍历的CGAcc |
| 5.4 实验环境设置 |
| 5.4.1 系统设置 |
| 5.4.2 测试程序 |
| 5.5 结果分析 |
| 5.5.1 HMCSP相关结果及分析 |
| 5.5.2 CGAcc相关结果及分析 |
| 5.6 本章小结 |
| 第六章 结论与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（6）低寄生电容、高界面可靠性硅通孔关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 本论文研究的目的和意义 |
| 1.1.1 现代IC设计与制造面临新挑战 |
| 1.1.2 IC与MEMS异质集成面临新挑战 |
| 1.1.3 现代IC系统封装面临新挑战 |
| 1.2 三维集成方案及其发展现状 |
| 1.2.1 微凸点键合堆叠 |
| 1.2.2 嵌入式多裸片互连桥接(EMIB) |
| 1.2.3 层积型三维集成 |
| 1.2.4 2.5维中介板 |
| 1.2.5 三维堆叠集成 |
| 1.3 硅通孔技术及其发展现状 |
| 1.4 本论文章节安排 |
| 第二章 高分子聚合物绝缘介质层沉积工艺及其优化 |
| 2.1 高聚物绝缘介质层TSV制造工艺流程设计 |
| 2.2 传统旋涂技术用于TSV侧壁高聚物绝缘介质层沉积可行性研究 |
| 2.3 真空辅助旋涂技术 |
| 2.4 真空辅助旋涂技术可行性研究 |
| 2.4.1 高分子聚合物材料选择 |
| 2.4.2 高分子聚合物粘度影响 |
| 2.4.3 甩胶速度影响 |
| 2.4.4 PI绝缘介质层台阶覆盖率及其成分定性分析 |
| 2.4.5 高聚物绝缘介质层厚度控制研究 |
| 2.4.6 真空辅助旋涂技术对于大面积晶圆适应性研究 |
| 2.5 本章小结 |
| 第三章 PI绝缘介质层TSV制造及基本电学性能测试 |
| 3.1 电流密度对自底向上铜电镀工艺的影响 |
| 3.1.1 电流密度为0.1A/dm~2工况 |
| 3.1.2 电流密度为0.2 A/dm~2工况 |
| 3.1.3 电流密度为0.3A/dm~2工况 |
| 3.2 PI绝缘介质层TSV阵列测试结构制造 |
| 3.3 PI绝缘介质层TSV盲孔基本电学性能测试 |
| 3.3.1 C-V特性测试 |
| 3.3.2 泄漏电流特性测试 |
| 3.4 本章小结 |
| 第四章 PI绝缘介质层TSV热机械可靠性:解析分析与数值仿真 |
| 4.1 TSV各相材料界面可靠性 |
| 4.1.1 解析分析与验证 |
| 4.1.2 铜中心导体直径对ERR影响 |
| 4.1.3 绝缘介质层材料种类对ERR影响 |
| 4.1.4 绝缘介质层厚度对ERR影响 |
| 4.1.5 铜柱直径以及绝缘介质层厚度对ERR综合影响 |
| 4.2 PI绝缘介质层对TSV热应力分布影响 |
| 4.3 本章小结 |
| 第五章 PI绝缘介质层TSV热可靠性实验研究 |
| 5.1 PI绝缘介质层热致铜扩散阻挡特性 |
| 5.1.1 聚酰胺酸亚胺化条件 |
| 5.1.2 PI绝缘介质层对热致铜扩散阻挡作用 |
| 5.2 PI绝缘介质层TSV的热-电特性测试 |
| 5.2.1 C-V特性测试 |
| 5.2.2 泄漏电流特性测试 |
| 5.3 中心铜导体热致塑性胀出 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表论文与研究成果清单 |
| 致谢 |
（7）基于SiP技术的高清机顶盒主芯片封装方案的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的国内外研究现状 |
| 1.3 本文主要研究内容 |
| 第二章 相关技术概述 |
| 2.1 封装技术概述 |
| 2.1.1 封装的定义和分类 |
| 2.1.2 封装的工艺流程 |
| 2.1.3 重布线层技术概述 |
| 2.2 存储器技术概述 |
| 2.2.1 存储器的分类 |
| 2.2.2 裸芯片的定义和分类 |
| 2.3 小结 |
| 第三章 SiP封装方案的架构设计 |
| 3.1 封装方案的设计要求 |
| 3.1.1 封装的可制造性 |
| 3.1.2 封装的散热性 |
| 3.1.3 封装的可靠性 |
| 3.2 封装方案的架构设计 |
| 3.3 封装选型 |
| 3.4 DRAM存储器选型 |
| 3.5 小结 |
| 第四章 SiP封装方案的详细设计 |
| 4.1 DRAM存储器的重布线层设计 |
| 4.1.1 DRAM存储器的焊点分布设计 |
| 4.1.2 DRAM存储器的焊点互连线设计 |
| 4.2 封装的互连线设计 |
| 4.2.1 互连线网表设计 |
| 4.2.2 引线框架的选择 |
| 4.2.3 芯片位置设计 |
| 4.2.4 封装互连线设计 |
| 4.3 小结 |
| 第五章 SiP封装方案的测试与仿真 |
| 5.1 封装可制造性的测试验证 |
| 5.1.1 封装参数试验 |
| 5.1.2 封装考核批试验 |
| 5.2 封装散热性的仿真验证 |
| 5.3 封装可靠性的测试验证 |
| 5.4 小结 |
| 第六章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的论文与研究成果 |
（8）中国集成电路产业发展研究（论文提纲范文）
| 论文创新点 |
| 中文摘要 |
| Abstract |
| 表目次 |
| 图目次 |
| 绪论 |
| 一、研究背景和研究意义 |
| 二、国内外相关研究综述 |
| 三、研究的理论基础 |
| 四、研究内容和研究方法 |
| 五、研究的创新与需要进一步研究的问题 |
| 第一章 集成电路产业概述 |
| 第一节 集成电路 |
| 一、集成电路的涵义 |
| 二、集成电路技术 |
| 三、集成电路的发展历史 |
| 四、集成电路分类 |
| 第二节 集成电路产业 |
| 一、集成电路产业的涵义 |
| 二、集成电路产业的特征 |
| 三、集成电路产业的市场状况 |
| 第三节 集成电路产业的重要地位和作用 |
| 一、集成电路产业是电子信息产业的基础和核心 |
| 二、集成电路产业是国民经济持续增长的推动力 |
| 三、集成电路产业对国防与信息安全具有重要意义 |
| 第四节 集成电路产业的发展趋势 |
| 一、集成电路产业技术发展趋势 |
| 二、集成电路产业结构调整及转移趋势 |
| 三、集成电路产业芯片、整机联动的发展趋势 |
| 四、集成电路产业与资本结合的发展趋势 |
| 五、集成电路产业商业模式的发展趋势 |
| 第二章 中国集成电路产业的发展现状 |
| 第一节 中国集成电路产业发展的总体概况 |
| 一、中国集成电路产业的发展历程 |
| 二、中国集成电路产业的技术创新现状 |
| 三、中国集成电路产业的公共服务现状 |
| 四、中国集成电路产业发展的人才培养现状 |
| 第二节 中国集成电路产业的产业链 |
| 一、集成电路设计产业 |
| 二、集成电路制造产业 |
| 三、集成电路封装与测试产业 |
| 四、集成电路材料与装备产业 |
| 第三节 中国集成电路产业的区域布局 |
| 一、环渤海区域集成电路产业的发展 |
| 二、长三角区域集成电路产业的发展 |
| 三、珠三角区域集成电路产业的发展 |
| 四、西部区域集成电路产业的发展 |
| 第三章 中国集成电路产业发展的问题及原因 |
| 第一节 中国集成电路产业发展存在的问题 |
| 一、市场严重依赖进口 |
| 二、缺乏高端领军企业 |
| 三、工艺水平差距较大 |
| 四、基础技术积累不足 |
| 五、配套技术发展滞后 |
| 六、产业布局尚需优化 |
| 第二节 中国集成电路产业发展存在问题的原因 |
| 一、人才基础相对薄弱 |
| 二、技术创新能力不强 |
| 三、政策支持不能持续 |
| 四、商业模式创新不够 |
| 五、资本投入运作欠缺 |
| 第四章 美、欧、日、韩及中国台湾地区集成电路产业发展的经验和启示 |
| 第一节 美国集成电路产业发展 |
| 一、美国集成电路产业发展历程及现状 |
| 二、美国集成电路产业发展的经验及启示 |
| 第二节 欧洲集成电路产业发展 |
| 一、欧洲集成电路产业发展历程及现状 |
| 二、欧洲集成电路产业发展的经验及启示 |
| 第三节 日、韩集成电路产业发展 |
| 一、日、韩集成电路产业发展历程及经验 |
| 二、日、韩集成电路产业发展特点及启示 |
| 第四节 中国台湾地区集成电路产业发展 |
| 一、中国台湾地区集成电路产业发展历程及经验 |
| 二、中国台湾地区集成电路产业发展特点及启示 |
| 第五章 中国集成电路产业面临的机遇和挑战 |
| 第一节 中国集成电路产业发展面临的环境 |
| 一、宏观环境 |
| 二、市场环境 |
| 三、政策环境 |
| 第二节 中国集成电路产业面临的机遇 |
| 一、全球产业转移带来的发展机遇 |
| 二、国内巨大市场需求带来的发展机遇 |
| 三、国家政策支持带来的机遇 |
| 四、工业化和信息化融合带来的发展机遇 |
| 五、商业模式创新带来的发展机遇 |
| 第三节 中国集成电路产业面临的挑战 |
| 一、全球市场平缓增长,国际竞争更加激烈 |
| 二、产业模式不断创新,全球产业加快重组 |
| 三、技术革新步伐加快,资金门槛不断提高 |
| 四、知识产权竞争加剧,产业生态深度演变 |
| 第六章 中国集成电路产业发展对策 |
| 第一节 加大政策扶持,完善配套政策体系 |
| 一、政策扶持是产业发展的最大助力 |
| 二、产业发展新的突破需要更强力的政策扶持 |
| 第二节 强化技术创新,增强企业核心竞争力 |
| 一、技术创新是集成电路产业快速发展的源泉 |
| 二、鼓励技术创新,促进产业发展 |
| 第三节 整合产业资源,做大做强产业链 |
| 一、资源整合是产业健康发展的必由之路 |
| 二、采取多种措施推动产业做大做强 |
| 第四节 优化区域布局,统筹规划资源投入 |
| 一、集成电路产业群聚效应日益凸现 |
| 二、增强区域聚焦,强化产业协同 |
| 第五节 创新商业模式,实现产业跨越式发展 |
| 一、市场多元化与服务化趋势提供新契机 |
| 二、创新商业模式,实现跨越发展 |
| 第六节 改善投融资体系,培育健康市场环境 |
| 一、改善产业投融资环境,增强市场活力 |
| 二、引导市场规范运作,促进产业良性发展 |
| 第七节 健全激励机制,吸引聚集高端人才 |
| 一、国际竞争需要一流的高端人才 |
| 二、健全激励机制,引进高端人才 |
| 第八节 着眼国际市场,积极实施国际化战略 |
| 一、国际化是产业发展的必然选择 |
| 二、形成产业合力,共同开拓国际市场 |
| 参考文献 |
| 中文部分 |
| 英文部分 |
| 攻读学位期间发表的相关论文 |
| 后记 |
（9）3D IC集成与硅通孔（TSV）互连（论文提纲范文）
| 1 芯片堆叠的互连 |
| 2 深硅刻蚀实现3D集成封装 |
| 2.1 使用FEOL先通孔 |
| 2.2 使用BEOL后通孔 |
| 3 硅通孔 (TSV, Through-Silicon-Via) 技术 |
| 3.1 TSV工艺 |
| 3.2 芯片减薄 |
| 3.3 用于TSV的等离子刻蚀技术 |
| 4 设备厂商动向 |
| 5 业界开发动向 |
（10）圆片级封装技术——超CSPTM（论文提纲范文）
| 1 引言 |
| 2 圆片级封装技术 |
| 3 DRAM的圆片级老炼与试验 |
| 4 超CSP结构与电性能 |
| 5 超CSP的热性能、组装参数及可靠性 |
| 6 结束语 |
四、CSP封装技术将DRAM外形尺寸缩小一半（论文参考文献）
- [1]一种Stack Flip chip QFN的研究和设计[D]. 申屠军立. 浙江大学, 2020(02)
- [2]基于六边形硅通孔容错技术研究[D]. 束月. 合肥工业大学, 2020
- [3]晶圆级铜柱凸块封装结构设计、工艺和性能研究[D]. 龙欣江. 东南大学, 2020(01)
- [4]五面发光芯片级封装LED的制备及其性能研究[D]. 姜楠. 上海应用技术大学, 2019(02)
- [5]微处理器存储体系结构优化关键技术研究[D]. 钱程. 国防科技大学, 2019(01)
- [6]低寄生电容、高界面可靠性硅通孔关键技术研究[D]. 严阳阳. 北京理工大学, 2017(09)
- [7]基于SiP技术的高清机顶盒主芯片封装方案的设计与实现[D]. 苏丹. 中国科学院大学(工程管理与信息技术学院), 2016(03)
- [8]中国集成电路产业发展研究[D]. 王鹏飞. 武汉大学, 2014(06)
- [9]3D IC集成与硅通孔（TSV）互连[J]. 童志义. 电子工业专用设备, 2009(03)
- [10]圆片级封装技术——超CSPTM[J]. 杨建生. 电子与封装, 2007(05)